采集的作用。图1是一个由开关和电容组成的采样保持电路。在采样阶段，开关闭合且电容Chold采集输入信号的。在保持阶段，开关断开Chold保存采样时刻输入信号的信息，从而实现信号的采样和保持的功能。

　　图1所示的采样保持电路中的开关可由一个简单的MOS管实现。当开关导通时，沟道内存在电荷会积累电荷Qgate。开关断开后，这些电荷会流出到采样电容上从而引起采样误差。这就是“电荷注入”。由电荷注入产生的误差可表示为

　　此外，时钟馈通效应也是引起采样误差的一个重要来源。MOS管的栅漏或栅源之间存在交叠电容Cov。采样结束时钟跳变时，会通过交叠电容馈通到采样电容上，从而引起采样误差。由时钟馈通而导致的误差可表示为

　　如图2所示，相比于图1增加了一个额外的虚拟开关。虚拟开关的状态与采样开关的状态相反，且大小为采样开关的二分之一。当采样开关关断时，沟道电荷Qgate的一半流向输出端一侧，此时虚拟开关开启并吸收采样开关释放的多余电荷。从而达到采样电容上的输入信号不被影响的目的。

　　该方法虽然简单但也存在一定的问题。采样开关不可能刚好向输出一侧注入一半的电荷。因此不能完全抑制电荷注入所引起的误差。

　　图3为底板采样技术的示意图。当采样结束时，晶体管Mb首先断开，此时采样电容下极板浮空，随后另一个晶体管再关断。因为采样电容下极板浮空处于高阻状态，晶体管内电荷不会流入采样电容上，从而避免电荷注入而引起的采样误差。值得一提的是，该结构无法解决时钟馈通的问题。

　　在设计中，差分是一种常见的消除偶次非线所示，实际采样电路中，不仅有时钟馈通和沟道电荷注入等非理想因素，输入信号通过MOS管的漏源寄生电容Cds(红色标识)也会馈通到输出端。通过增加两个常关断的MOS开关大小与采样开关一致，并结合差分结构可以有效的减小输入信号馈通的影响。